中國科學技術大學在量子糾錯領域取得重大突破，其研究團隊基于超導量子處理器“祖沖之3.2號”，成功在碼距為7的表面碼上實現了低于糾錯閾值的量子糾錯。這一成果標志著我國在量子計算領域達到“越糾越對”的關鍵里程碑，同時開辟了比美國谷歌公司更高效的“全微波控制”技術路徑，為未來大規模容錯量子計算奠定了堅實的技術基礎。

量子糾錯是實現容錯通用量子計算機的核心環節。表面碼作為當前最成熟的量子糾錯方案之一，通過將多個物理量子比特編碼成一個邏輯量子比特，理論上隨著物理比特數目（即碼距）的增加，邏輯比特的錯誤率能夠顯著降低。然而，量子糾錯過程會引入大量額外的量子比特和量子門操作，導致更多噪聲源和錯誤通道的出現。若物理量子比特的原始錯誤率過高，增大糾錯碼距反而可能引發更多錯誤，導致“越糾越錯”的困境。其中，“泄漏錯誤”尤為棘手——量子比特可能脫離預定的計算能級，進入無法通過表面碼直接糾正的無效狀態。隨著系統規模的擴大，泄漏錯誤的累積效應將成為制約糾錯性能提升的主要瓶頸。

全球量子糾錯研究的焦點在于降低物理比特的各類錯誤水平，尤其是抑制泄漏錯誤，使系統整體操控精度突破嚴苛的“糾錯閾值”。只有跨越這一閾值，量子糾錯才能產生正向凈收益，實現“越糾越對”的理想效果。因此，實現“低于閾值”的量子糾錯，成為衡量量子計算系統能否從實驗室原型走向實用化的關鍵分水嶺。

中國科大超導量子計算研究團隊在國際上較早布局表面碼量子糾錯研究。2022年，該團隊基于“祖沖之2號”超導量子處理器率先實現了碼距為3的表面碼邏輯量子比特，首次驗證了表面碼方案的可行性。2023年，谷歌實現了碼距為5的表面碼糾錯，但受限于當時較高的物理量子比特錯誤水平，上述工作均未能真正突破糾錯閾值。

2025年2月，谷歌團隊利用其“垂柳”處理器，開發了一種基于直流脈沖的量子態泄漏抑制方法，在碼距為7的表面碼上實現了低于閾值的邏輯比特。然而，該技術路線對量子處理器的芯片架構（如比特間連接方式）提出了較高要求，且隨著量子比特數擴展，在極低溫環境下需要復雜的布線，硬件資源開銷極大。

同年年底，中國科大團隊基于107比特“祖沖之3.2號”量子處理器，提出并成功實踐了一種全新的“全微波量子態泄漏抑制架構”。該架構結合處理器本身的高精度單雙比特門操作和長相干時間等優異性能，實現了碼距為7的表面碼邏輯比特。實驗結果顯示，邏輯錯誤率隨碼距增加顯著下降，錯誤抑制因子達到1.4，證明系統已工作在糾錯閾值之下，成功達到了“越糾越對”的目標。

與谷歌的技術路線相比，全微波量子態泄漏抑制架構具有天然的頻分復用特性，在硬件效率和擴展性上具有顯著優勢，為未來構建百萬比特級量子計算機提供了更具競爭力的解決方案。這一成果以封面論文和“編輯推薦”的形式發表于國際物理學權威學術期刊《物理評論快報》，并獲得美國物理學會《物理》欄目的專題報道。審稿人對該工作給予高度評價，認為這是一項“雄心勃勃且令人印象深刻的研究”，并指出該工作“確立了泄漏抑制的系統藍圖”。

該研究得到國家科技重大專項、國家自然科學基金委員會、中國科學院及安徽省、上海市、山東省、合肥市、濟南市等的支持。