在近期于日本東京盛大舉行的2025年IEEE VLSI研討會上，一家全球領先的存儲技術企業揭開了其DRAM技術未來三十年的宏偉藍圖與創新戰略。
該企業的首席技術官在會上發表演講，詳細闡述了面對當前DRAM性能與容量提升的技術瓶頸，公司正積極謀劃將前沿的4F2 VG平臺與3D DRAM技術深度融合，應用于10納米及以下制程的內存產品開發中。這一舉措標志著公司在追求更高集成度、更快運行速度及更低能耗的道路上邁出了重要一步。
4F2 VG技術通過革新性地將傳統DRAM的平面柵極結構轉變為垂直排列，顯著降低了每個數據存儲單元所占用的芯片面積，從而在提升存儲密度的同時，確保了產品性能的提升。尤為該技術還將借鑒NAND閃存中的混合鍵合工藝，為DRAM產品的創新設計開辟了新的路徑。
針對業界普遍擔憂的3D DRAM層數增加可能帶來的成本上升問題，該企業技術負責人表示，公司正致力于通過持續的技術革新與突破，逐步解決這一難題。他強調，技術創新是推動DRAM產業持續發展的關鍵動力，也是克服成本挑戰、實現產品升級的重要途徑。
在演講中，這位技術負責人還分享了公司在結構設計、材料選擇以及元件配置等方面的深入探索與革新成果。他表示，這些創新舉措將為DRAM產品的未來發展奠定堅實基礎，并推動整個存儲行業邁向新的高度。
